

Đại Học Công Nghiệp Thành Phố Hồ Chí Minh

Môn học : Thực Hành TK Vi Mạch Số với HDL

BÀI 4: MẠCH ĐẾM

BÀI 4: MẠCH ĐẾM

1

Giới thiệu chung về mạch đếm

2

Các loại Flip Flop

3

Mạch đếm nhị phân

4

Mạch đếm BCD

1. Giới thiệu chung về mạch đếm

- Bộ đếm là mạch tuần tự, thành phần cơ bản của bộ đếm là Flip Flop. Hoạt động của bộ đếm được đồng bộ bởi xung nhịp ck, ngõ ra của bộ đếm chính là ngõ ra của các FF.
- Modulo của bộ đếm là số trạng thái khác nhau trong vòng đếm
- Phân loại bộ đếm:
 - + bộ đếm nối tiếp (bộ đếm không đồng bộ)
 - + bộ đếm song song (bộ đếm đồng bộ)

1. Giới thiệu chung về mạch đếm

a. Bộ đếm nối tiếp (bộ đếm không đồng bộ)

Các FF được ghép nối tiếp với nhau theo nguyên tắc : “Ngõ ra của FF trước nối với ngõ vào xung Ck của FF sau, ngõ vào ck của FF đầu tiên được nối với xung clock”. Tại các thời điểm kích của xung ck các FF thay đổi trạng thái không đồng bộ

b. Bộ đếm song song (bộ đếm đồng bộ)

Các chân ck của FF được nối với xung clock, tại các thời điểm kích của xung clock các ngõ ra của các FF thay đổi đồng bộ. Các trạng thái của bộ đếm thay đổi bất kỳ trong chu trình đếm

Các dạng thường gặp khi lập trình ck và rs

ck tác động theo cạnh lên, rs không đồng bộ và tích cực thấp

```
always @ (posedge ck or negedge rs)
```

```
begin
```

```
if (rs == 1'b0)
```

```
...
```

```
end
```

ck tác động theo cạnh lên, rs không đồng bộ và tích cực cao

```
always @ (posedge ck or posedge rs)
```

```
begin
```

```
if (rs == 1'b1)
```

```
...
```

```
end
```



ck tác động theo cạnh lên, rs đồng bộ và tích cực thấp

```
always @ (posedge ck)
```

```
begin
```

```
if (rs == 1'b0)
```

```
...
```

```
end
```

ck tác động theo cạnh lên, rs đồng bộ và tích cực cao

```
always @ (posedge ck)
```

```
begin
```

```
if (rs == 1'b1)
```

```
...
```

```
end
```



ck tác động theo cạnh xuống, rs không đồng bộ và tích cực thấp

```
always @ (negedge ck or negedge rs)
```

```
begin
```

```
if (rs == 1'b0)
```

```
...
```

```
end
```

ck tác động theo cạnh xuống, rs không đồng bộ và tích cực cao

```
always @ (negedge ck or posedge rs)
```

```
begin
```

```
if (rs == 1'b1)
```

```
...
```

```
end
```



ck tác động theo cạnh xuống, rs đồng bộ và tích cực thấp

```
always @ (negedge ck)
begin
if (rs == 1'b0)
...
end
```

ck tác động theo cạnh xuống, rs đồng bộ và tích cực cao

```
always @ (negedge ck)
begin
if (rs == 1'b1)
...
end
```



2. Flip Flop

- Flip-Flop là một mạch tuần tự thông thường lấy mẫu các ngõ vào và thay đổi các ngõ ra của chúng ở những thời điểm xác định bởi tín hiệu đồng hồ (xung clock).



Flip Flop được phân loại dựa vào tín hiệu điều khiển : FF điều khiển (tích cực) cạnh lên và FF điều khiển (tích cực) cạnh xuống.

- Các loại FF thường gặp là : D flip flop, T flip flop, JK flip flop, RS flip flop

a. D Flip Flop

Bảng giá trị :

D _n	Q _{n+1}
0	0
1	1




D_n là trạng thái của tín hiệu vào ở xung thứ n

Q_{n+1} là trạng thái của tín hiệu ra ở xung thứ n+1

Một cách tổng quát: $Q_{n+1} = D_n$

Ví dụ 1 : viết chương trình verilog mô tả D FF, ck tác động cạnh lên, rs không đồng bộ tích cực thấp




D _n	Q _{n+1}
0	0
1	1

```

module d_ff (ck, d, rs, q);
input ck, d, rs;
output q;
reg q;
always @ (posedge ck or negedge rs)
begin
    if (rs == 1'b0)
        q <= 0;
    else
        q <= d;
end
endmodule
    
```



b. T Flip Flop



Bảng giá trị :

T _n	Q _{n+1}
0	Q _n
1	$\overline{Q_n}$


T_n là trạng thái của tín hiệu vào ở xung thứ n

Q_{n+1} là trạng thái của tín hiệu ra ở xung thứ n+1

Biểu diễn dạng tín hiệu ngõ ra theo tín hiệu vào và xung Clock. Giả sử ban đầu Q₀=0. FF tích cực cạnh xuống.

VD2 : Mô tả T flip flop có chân Ck tác động theo cạnh lên, chân RS không đồng bộ và tích cực mức thấp.

B1: Xác định số ngõ vào, ngõ ra



Gán chân:

CK : SW[0]

RS : SW[1]

T : SW[2]


Q : LEDR[0]

B2: Viết chương trình dùng ngôn ngữ Verilog

```
module t_ff (ck, t, rs, q);  
input ck, t, rs;  
output q;  
reg q;  
always @ (posedge ck or negedge rs)  
begin  
    if (rs == 1'b0)  
        q <= 0;  
    else  
        if (t == 1'b0)  
            q <= q;  
        else  
            q <= !q;  
    end  
end  
endmodule
```

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả



B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch


3. Mạch đếm nhị phân

- Bộ đếm nhị phân là bộ đếm có ngõ ra biểu diễn theo qui luật mã nhị phân
- Mã nhị phân n bit biểu diễn số nhị phân từ 0 đến $2^n - 1$
- Bộ đếm nhị phân có hai dạng là đếm lên hoặc đếm xuống
- Nếu bộ đếm nhị phân có $\text{mod} = 2^n$ thì ta chọn số ngõ ra là n bit $\rightarrow$ viết code cho bộ đếm nhị phân n bit
- Nếu bộ đếm nhị phân có mod khác 2^n thì ta chọn số ngõ ra là n bit sao cho $2^{n-1} < \text{mod} < 2^n \rightarrow$ viết code cho bộ đếm nhị phân n bit và xóa đi các trạng thái không mong muốn

VD3 : Mô tả bộ đếm lên nhị phân 4 bit dùng mô hình hành vi, có chân Ck tác động theo cạnh lên, chân RS không đồng bộ và tích cực mức thấp.

Giải:

B1: Xác định số ngõ vào, ngõ ra



Gán chân:

CK : SW[0]

RS : SW[1]

Q3 : LEDR[3]

Q2 : LEDR[2]

Q1 : LEDR[1]


Q0 : LEDR[0]

B2: Viết chương trình dùng ngôn ngữ Verilog

```
module counterup (SW,LEDR);  
input [1:0]SW;  
  
output [3:0] LEDR;  
reg [3:0] LEDR;  
always @ (posedge SW[0])  
begin  
if (SW[1] == 1'b0)  
LEDR <= 4'b0000;  
else  
LEDR <= LEDR + 1'b1;  
end  
endmodule
```

B3 : Biên dịch để phân tích, tổng hợp và tạo ra file .sof

B4 : Mô phỏng và kiểm tra kết quả



B5 : Gán chân cho FPGA

B6 : Nạp file.sof vào FPGA, kiểm tra hoạt động của mạch.


4. Mạch đếm BCD

- Bộ đếm BCD là bộ đếm có ngõ ra biểu diễn theo qui luật mã BCD
- Mỗi số BCD được biểu diễn bằng 4 bit nhị phân từ 0000 đến 1001.
- Mã BCD 1 digit biểu diễn số thập phân từ 0 đến 9
- Mã BCD 2 digit biểu diễn số thập phân từ 00 đến 99
- Mã BCD 3 digit biểu diễn số thập phân từ 000 đến 999
-
- Mô tả bộ đếm BCD 1 digit sẽ có 4 ngõ ra
- Mô tả bộ đếm BCD 2 digit sẽ có 8 ngõ ra
- Mô tả bộ đếm BCD n digit sẽ có $n \cdot 4$ ngõ ra

VD 4: Mô tả bộ đếm BCD 2 digit, đếm 00→99 dùng mô hình hành vi, có chân Ck tác động theo cạnh lên, chân RS đồng bộ và tích cực mức cao.

Giải:

B1: Xác định số ngõ vào, ngõ ra



Gán chân:

CK : SW[0]

RS : SW[1]

Q3Q2Q1Q0 : LEDR[3:0]

Q7Q6Q5Q4 : LEDR[7:4]

B2: Tham khảo code mẫu sau

```
module counter_bcd  
(ck,rs,bcd1,bcd2);  
input ck, rs;  
output [3:0] bcd1,bcd2;  
reg [3:0] bcd1, bcd2;  
always @ (posedge ck)  
begin  
if (rs == 1)  
begin  
bcd1 <= 4'b0000;  
bcd2 <= 4'b0000;  
end  
else  
begin  
bcd1 <= bcd1 + 1;
```

```
if (bcd1 == 4'b1001)  
begin  
bcd1 <= 4'b0000;  
bcd2 <= bcd2 + 1;  
if (bcd2 == 4'b1001) bcd2 <= 4'b0000;  
end  
end  
end  
Endmodule
```

Cảm ơn các bạn đã lắng nghe!

